Eclipse Verilog editor是使用Verilog或VHDL語言進行硬件開發的一個輔助工具。它提供語法高亮顯示，目錄大綱視圖，代碼自動補全，代碼模板，代碼格式化，調試等功能。
本文由用戶 碼頭工人自行上傳分享，僅供網友學習交流。所有權歸原作者，若您的權利被侵害，請聯系管理員。
轉載本站原創文章，請注明出處，并保留原始鏈接、圖片水印。
本站是一個以用戶分享為主的開源技術平臺，歡迎各類分享！